Der Ausblick klang sehr optimistisch. Alle 18 bis 24 Monate werde sich die Zahl der Transistoren auf den jeweils leistungsfähigsten Mikrochips verdoppeln, prophezeite Gordon E. Moore, Forschungschef bei Fairchild Semiconductor und späterer Mitgründer der Firma Intel, 1965 im Fachmagazin Electronics. Und er hat Recht behalten: Nach 35 Jahren hat das „Moore’-sche Gesetz” nach wie vor Bestand.
Getrieben vom unstillbaren Hunger der modernen Informationsgesellschaft nach immer mehr Rechenpower und -geschwindigkeit pumpen Unternehmen wie Intel, IBM oder Infineon Jahr für Jahr viele Millionen Mark in die Entwicklung immer neuer Generationen von Prozessoren und Speicherchips. Die Devise „ kleiner, schneller, besser” wurde nirgends so forciert wie bei der Mikroelektronik. Die Zahl der Transistoren pro Chip stieg von 2250 beim ersten Intel- Prozessor 4004, der im Jahr 1971 auf den Markt kam, auf rund 100 Millionen beim neuen Pentium 4. Die Taktfrequenz – der „Puls” eines Prozessors, mit dem er die einzelnen Rechenschritte abarbeitet – beschleunigte sich gleichzeitig um den Faktor 10000 von 100 Kilohertz auf rund 2 Gigahertz.
Ermöglicht hat dies vor allem ein stetiges Schrumpfen („ Skalieren”) aller elektronischen Bauteile auf den Mikrochips um rund 30 Prozent pro Jahr. Zwar gab es während der vergangenen 30 Jahre immer wieder Stimmen, die das baldige Ende der Miniaturisierung herannahen sahen – doch die Prognosen waren bisher jedes Mal falsch. Nun aber werden erstmals die Grenzen des Schrumpfungsprozesses deutlich. Denn die grundlegenden Gesetze der Physik stehen im Wege.
Wenn die Strukturen auf einem Silizium-Chip kaum noch größer sind als einzelne Atome, übernehmen quantenmechanische Effekte das Regiment über die Elektronen in den winzigen Leiterkanälen – und drohen deren Funktionsweise so stark zu beeinträchtigen, dass die Transistoren für Computer unbrauchbar werden. „Selbst wenn wir die Transistoren weiter verkleinern können, werden sie ab einem bestimmten Punkt nicht mehr schneller arbeiten”, warnt Randy Isaac, Vizepräsident für Systeme, Technologie und Wissenschaftliche Forschung am IBM-Forschungszentrum Thomas J. Watson in Yorktown Heights (USA). „Falls sie überhaupt funktionieren, könnte sich ihre Leistungsfähigkeit durch eine weitere Verkleinerung sogar verschlechtern.”
Mikrochips werden heute in der so genannten CMOS-Technik gefertigt, bei der die einzelnen Transistoren in Dutzenden Bearbeitungsschritten an der Oberfläche eines Silizium-Wafers – einer dünnen Scheibe aus einem Silizium-Kristall – gefertigt werden. Indem sie viele Millionen Mal pro Sekunde ein- und ausgeschaltet werden, sorgen die Transistoren für den Austausch von Daten-Bits zwischen den verschiedenen Regionen des Chips – und erledigen so die Rechenoperationen eines Prozessors. Die kleinste Struktur eines Transistors ist das so genannte Gate-Oxid – eine isolierende Schicht aus Silizium-Oxid, die den Strom führenden Gate-Kanal zwischen den beiden Elektrodenanschlüssen des Transistors von der zum Ein- und Ausschalten des Stroms dienenden Gate-Elektrode trennt.
Den bislang schnellsten und leistungsfähigsten Prozessor stellte Intel Ende vergangenen Jahres vor. Er wird seit einigen Wochen an die ersten Computerhersteller ausgeliefert. Der Superrechner enthält mehr als 100 Millionen Transistoren auf einem einzigen Chip von der Größe eines Fingernagels. Das Gate-Oxid der Transistoren ist mit 1,5 Nanometern (millionstel Millimeter) ein 100000stel so dünn wie ein menschliches Haar. Der Gate-Kanal, den die Elektronen beim Schalten des Transistors durchqueren müssen, ist ganze 70 Nanometer lang. Die Chips sind die ersten Vertreter der so genannten 130 Nanometer-Generation – charakterisiert durch den Abstand zweier benachbarter Transistoren.
Doch der Blick der Entwickler schweift weiter in die Zukunft: Auf einer Fachkonferenz im japanischen Kyoto im Juni präsentierten die Intel-Forscher das Muster eines künftigen Transistors, dessen Gate-Oxid gerade mal 0,8 Nanometer misst – und damit nur etwa drei Atomlagen dünn ist. Mikroprozessoren mit derart winzigen Strukturen sollen in etwa zehn Jahren in Serie gehen.
Dass die isolierende Schicht aus Silizium-Oxid noch wesentlich dünner gemacht werden kann, ist unwahrscheinlich. Einzelne Elektronen würden dann als Folge ihrer Quantennatur durch die Barriere hindurch „tunneln” und zu einem permanenten Leckstrom führen – der Transistor ließe sich nicht mehr ausschalten. Durch die Verwendung besser isolierender Materialien wollen die Forscher dieses Problem anpacken – und zumindest den Bau einer oder zweier weiterer Generationen von Mikrochips ermöglichen. Dazu experimentieren sie vor allem mit Zirkonium- und Hafnium-Oxid. Wissenschaftlern am Forschungszentrum IMEC im belgischen Löwen ist es letztes Jahr gelungen, eine rund einen Nanometer dünne Gate-Oxid-Schicht aus Zirkonium-Oxid herzustellen, die den Tunnelstrom auf weniger als ein Zehntel reduziert. Die Wissenschaftler nutzten dazu ein vom finnischen Unternehmen ASM-Microchemistry entwickeltes Verfahren namens „ Atomic Layer Chemical Deposition”, indem sie abwechselnd Zirkonium-Chlorid und Wasser zuführten und so kontrolliert Atomlage um Atomlage der Isolatorschicht chemisch wachsen ließen.
Wie weit die Miniaturisierung der Strukturen auf Silizium-Chips letztlich getrieben werden kann, lässt sich an der „National Technology Roadmap for Semiconductors” ablesen – einer Art Fahrplan für die Erforschung und Entwicklung der Fertigungstechniken für Mikrochips kommender Generationen. Erstellt haben ihn Experten der Semiconductor Industry Association (SIA), eines Zusammenschlusses weltweit führender Hersteller von Mikrochips, Materialien und Fertigungsanlagen. Der „Roadmap” zu Folge wird auch während der nächsten 15 Jahre etwa alle drei Jahre eine neue Generation von Mikrochips auf den Markt kommen – entsprechend der Vorhersage von Gordon E. Moore. Nach der nun begonnenen Einführung von Chips der 130 Nanometer-Generation sollen ab 2005 die ersten Chips mit charakteristischen Abmessungen von 100 Nanometern in Serie gehen. Bis 2014 werden die Strukturen auf 35 Nanometer schrumpfen. Die Zahl der Transistoren pro Chip wird sich zugleich weiter etwa alle 18 Monate verdoppeln – und auf 64 Milliarden wachsen.
Auf welche Weise diese ehrgeizigen Ziele erreicht werden können, ist zum großen Teil ungeklärt. Im Pflichtenheft der Technologie-Entwickler finden sich noch zahlreiche ungelöste Probleme. Klar ist aber: Eine zentrale Rolle bei der Realisierung der Vorgaben der SIA-Roadmap werden neue Lithografie-Verfahren für die Chip-Herstellung spielen.
Die Lithografie wird eingesetzt, um die komplexen Strukturen der elektronischen Bauelemente eines Mikrochips in die Oberfläche eines Silizium-Wafers zu schreiben. Eine Vorlage der Strukturen wird dafür zunächst auf einer Fotomaske präpariert. Mit einem feinen Lichtstrahl werden die Strukturen dann durch Glaslinsen auf ein Viertel ihrer Größe verkleinert und auf das Silizium übertragen. Die Wellenlänge des verwendeten Lichts setzt dabei die natürliche Grenze, wie klein die lithografisch gewonnenen Strukturen bestenfalls sein können. Als Daumenregel gilt: Es lassen sich keine kleineren Strukturen erzeugen als die halbe Wellenlänge des verwendeten Lichts. Die Miniaturisierung der Bauteile zwingt daher zum Einsatz immer kürzerwelligen Lichts bei der Fertigung der Mikrochips.
So wurden die letzten beiden Chip-Generationen mit ultraviolettem Licht aus Kryptonfluorid-Lasern mit einer Wellenlänge von 248 Nanometern gefertigt. Das reichte aus, um Chips mit charakteristischen Abmessungen von 180 Nanometern herzustellen. Für die 130 Nanometer-Generation werden dagegen erstmals Argonfluorid-Laser verwendet, die Licht mit 193 Nanometer Wellenlänge aussenden. Damit, so hofft etwa der niederländische Hersteller von Lithografie-Systemen ASML, werden sich Strukturen bis etwa 100 Nanometer in Silizium prägen lassen – was die Fortführung der Miniaturisierung nach dem Moore’schen Gesetz bis etwa zum Jahr 2005 sichern würde.
Um die Miniaturisierung der Mikroelektronik auch danach weitertreiben zu können, ist noch kürzerwelliges Licht erforderlich. Als Quelle dafür haben die Wissenschaftler Excimer-Laser auserkoren, in denen Fluormoleküle UV-Strahlung mit einer Wellenlänge von 157 Nanometer emittieren. Bei Carl Zeiss in Oberkochen arbeitet man bereits an der Entwicklung eines Prototypen für die Belichtungsoptik eines bei dieser Wellenlänge arbeitenden Lithografie-Geräts, der bis Ende nächsten Jahres fertig gestellt sein soll. „Für die Belichtungsoptik verwenden wir ausschließlich Linsen aus Kalziumfluorid”, berichtet Markus Wiederspahn, Sprecher des Bereichs Halbleitertechnik bei Carl Zeiss. Auch die Fotomasken müssen aus diesem teuren und schwierig zu bearbeitenden Material gefertigt werden. Der Grund: Das bislang verwendete Glas schluckt bei Wellenlängen unter 200 Nanometer einen Großteil des Lichts.
Ab 2005 wollen die ersten Herstellerfirmen damit Mikrochips in Serie fertigen. Das Ende der optischen Lithografie erwarten Experten wie Luc van den Hove, Leiter des Bereichs Silizium-Prozesstechnologie bei IMEC, um das Jahr 2010, wenn Mikrochips mit charakteristischen Abmessungen von weniger als 50 Nanometern in Produktion gehen sollen. Geeignete Lichtquellen für eine Belichtung über Linsensysteme stehen dann nicht mehr zur Verfügung.
Seit Jahren feilen die Wissenschaftler deshalb an Technologien, die als Nachfolger für die herkömmliche optische Lithografie in Frage kommen: Elektronen- oder Ionenstrahlen, Röntgenlicht sowie extrem kurzwelliges ultraviolettes Licht (EUV) mit einer Wellenlänge von etwa 13 Nanometern. Der EUV-Technologie werden heute die größten Chancen eingeräumt. Anders als das recht langsame Schreiben der Strukturen im Silizium per Elektronen- oder Ionenstrahl, erlaubt die EUV-Lithografie einen für die Massenproduktion ausreichend hohen Durchsatz an Silizium-Wafern. Das Belichten des Siliziums mit Röntgenlicht ist andererseits sehr teuer und hat sich bislang als wenig praktikabel erwiesen.
Doch auch EUV-Licht bedeutet enorme technologische Anforderungen. So gibt es kein Material, das die extrem kurzwellige Strahlung durchlässt. Deshalb muss man statt fokussierenden Linsen ein System aus Spiegeln verwenden, um die Strukturen von der Fotomaske verkleinert auf den Silizium-Wafer zu übertragen. „Um ein ausreichend scharfes Bild im Silizium zu erzeugen, werden die Spiegel nicht sphärisch geschliffen, sondern bekommen eine kompliziert gewellte Oberfläche, erklärt Zeiss-Sprecher Wiederspahn. Eine möglichst hohe Reflektivität wird erreicht, indem man die Spiegel mit 80 Lagen aus abwechselnd Silizium und Molybdän beschichtet. Um eine Streuung des EUV-Lichts an der Oberfläche zu vermeiden, müssen die Spiegel extrem präzise geformt und poliert werden. So darf die Abweichung von der vorgegebenen Oberflächengestalt höchstens wenige Atome betragen. Würde man einen EUV-Spiegel auf die Größe der USA aufblähen, so wären die höchsten Gebirge nicht einmal einen Meter hoch. Noch extremer sind die Ansprüche im mikroskopischen Maßstab: Die Rauigkeit der Spiegel darf hier maximal einen zehntel Nanometer betragen – das ist weniger als der Durchmesser der meisten Atome. Weil Luft das EUV-Licht fast völlig absorbiert, muss die gesamte Apparatur in einer Vakuumkammer untergebracht sein.
Den ersten Prototypen einer EUV- Lithografie-Anlage präsentierten im April Wissenschaftler am Sandia National Laboratory im kalifornischen Livermore. An der Entwicklung waren unter anderem die Unternehmen Intel, IBM, AMD und Infineon beteiligt. Als Quelle für das EUV-Licht dient ein Plasma aus elektrisch geladenen Xenon-Ionen und Elektronen. Bis Mitte 2002 wollen die Forscher die Anlage so weit verbessern, dass sie für die Massenfertigung von Mikrochips taugt, und die weitere Miniaturisierung – wie in der SIA-Roadmap vorgesehen – bis etwa zum Jahr 2015 gewährleistet.
Doch auch ohne eine weitere Verkleinerung der Strukturen besteht noch reichlich Potenzial, um die Leistungsfähigkeit der Mikrochips zu steigern. So ersinnen die Wissenschaftler ständig neue Tricks, um die Struktur der Chips zu verbessern. IBM war dabei in den letzten Jahren besonders einfallsreich. Der Computerriese verwendete 1997 als erster Hersteller Leiterbahnen aus Kupfer statt wie bisher üblich aus Aluminium, um die Transistoren auf dem Chip miteinander zu verbinden – vier Jahre bevor nun auch Intel in seinen Prozessoren der neuesten Generation Kupfer als Leitermaterial einsetzt. Der Vorteil von Kupfer ist seine rund 40 Prozent höhere elektrische Leitfähigkeit. Dadurch fallen weniger Wärmeverluste an, und es lassen sich dünnere – und damit Platz sparende – Drähte auf dem Chip verlegen.
Eine höhere Rechengeschwindigkeit der Chips verspricht die Silicon-on-Insulator (SOI)-Technik: Durch Zufuhr von Sauerstoff während des Herstellprozesses wird unter den Transistoren eine Schicht aus Silizium-Oxid angebracht. Sie isoliert die elektronischen Bauteile nach unten und es entsteht ein dünner Silizium-Kanal, in dem sich die Elektronen schneller und verlustärmer bewegen können. „Das ist wie Daten übers Eis rutschen zu lassen, statt sie durch Sand zu ziehen”, erklärt Tom Beermann, Sprecher von IBM, wo man die Technik seit zwei Jahren einsetzt.
Im Juni dieses Jahres meldete das Unternehmen einen weiteren Erfolg: Durch das Spreizen des Silizium-Kristallgitters wurde die Geschwindigkeit von Mikrochips um bis zu 35 Prozent erhöht. Der Trick: Unter dem Silizium wird eine Materialschicht angebracht, in der die Atome einen größeren Abstand haben als im Silizium. Da sich an der Grenzfläche der beiden Materialien die gegenüber liegenden Atome möglichst gleichmäßig aneinander fügen, wird das Atomgitter des Siliziums gegrätscht. Die Folge: Der elektrische Widerstand verringert sich, der Strom kann schneller fließen. Einsatzreif soll diese Technik ab dem Jahr 2003 sein. Als Material zum Spreizen des Siliziums kommt eine Verbindung aus Silizium und Germanium infrage.
Wenn alle derartigen Griffe in die technologische Trickkiste nichts mehr bringen, bleibt den Forschern noch ein weiterer Kniff, um die Leistungsfähigkeit der Chips zu erhöhen: ein wirkungsvolleres Design der elektronischen Schaltkreise. „In der Vergangenheit war der Druck, die Transistoren selbst zu verändern, so groß, dass wir gar keine Zeit hatten, uns um eine optimale Nutzung der Bauteile zu kümmern”, sagt IBM-Forscher Isaac. „Dadurch lässt sich die Taktfrequenz weiter erhöhen, auch wenn die Transistoren nicht mehr schneller werden.” Möglichkeiten sieht Isaac etwa in einer effizienteren Verkabelung der Transistoren oder im Unterbringen von Prozessoren und Speichermodulen auf ein und demselben Chip. Abgesehen von besonders schnellen Cache-Speichern, befinden sich Rechenwerk und Datenlager bisher auf verschiedenen Mikrochips – eine potenzielle Ursache von Verzögerungen, etwa wenn der Prozessor für eine Rechenoperation auf die Daten vom Speicher warten muss. Schritte zur Optimierung der Systemintegration, schätzt man bei IBM, könnten die Leistung der Chips auf das Fünffache steigern – bei unveränderter Leistungsfähigkeit der einzelnen Komponenten.
Was aber geschieht, wenn – vielleicht in 20 Jahren – auch dieses Potenzial ausgeschöpft ist? Dann, so die Überzeugung der meisten Experten, werden die Silizium-Chips, wie wir sie heute kennen, abgelöst. Über die Frage, was dann kommt, lässt sich bisher nur spekulieren. Immerhin gibt es eine Reihe aussichtsreicher Anwärter auf das Erbe des Siliziums.
Denkbar wäre eine molekulare Elektronik, bei der die Rechenwerke auf einzelnen Molekülen basieren. Hierfür halten einige Wissenschaftler das Erbmolekül DNA für besonders geeignet. Es dient in der Natur als enorm leistungsfähiger Informationsspeicher, indem es Daten durch die Reihenfolge seiner Bausteine – einzelner Basen – kodiert. Forscher schätzen, dass sich durch Ausnützen dieser Fähigkeit DNA-Computer bauen lassen, die heutige Hardware an Speicherdichte, Energieausnutzung und Anzahl möglicher Rechenoperationen um mehrere Zehnerpotenzen übertreffen könnten. Doch die Erforschung der DNA als Ausgangsstoff für molekulare Rechner steckt fast noch in den Kinderschuhen. Dasselbe gilt für Quantencomputer, die künftig – so hofft zum Beispiel der Physiker Prof. Peter Zoller vom Institut für Theoretische Physik der Universität Innsbruck – unvorstellbar schnelle Berechnungen leisten werden. Die Idee hinter einem Quantenrechner: Elektronen werden gleichzeitig in eine Vielzahl unterschiedlicher Quantenzustände versetzt, die dann für parallele Rechenoperationen genutzt werden.
Deutlich näher an der Realisierung sind so genannte Kohlenstoff-Nanotubes – wenige Nanometer dünne und bis zu mehrere Mikrometer lange Röhrchen aus aufgerollten Grafitschichten, die sich je nach ihrer atomaren Struktur entweder halbleitend oder metallisch leitend verhalten. Erste Transistoren auf der Basis von Nanotubes wurden bereits vor einigen Jahren realisiert. Forscher am IBM-Forschungszentrum in Yorktown Heights gingen einen Schritt weiter: Ihnen gelang es vor wenigen Wochen, aus einem einzigen Kohlenstoff-Röhrchen zwei Transistoren zu bauen und zu einem logischen Schaltkreis zu verknüpfen. Trotzdem, glaubt der Projektleiter Phaedon Avouris, werden auch bei den Nanotubes noch mindestens zehn Jahre vergehen, bis sich die ersten kommerziell nutzbaren Produkte herstellen lassen. Die altehrwürdige Silizium-Technik und das Moore’sche Gesetz werden also noch eine Weile die Maßstäbe setzen.
Kompakt
• Die Bauteile auf Silizium-Chips
werden weiter rasant schrumpfen.
• Neuartige Lithografie-Verfahren, neue Materialien und eine verbesserte Struktur der Transistoren auf den Chips sollen dies ermöglichen.
• Kandidaten für eine Ära nach dem
Silizium-Zeitalter sind molekulare Rechner aus DNA-Strängen, Kohlenstoff-Nanoröhrchen und Quantencomputer.
bdw-Community
INTERNETHintergrundinformationen zur Technologie-Forschung bei IBM:www.research.ibm.com
Rundgang durch ein virtuelles Museum zur Mikroelektronik von IBM:www.chips.ibm.com/gallery
Infos aus der Forschung und Entwicklung der Silizium-Technologie bei Intel:www.intel.com/research/silicon
Originalartikel von Gordon E. Moore in Electronics vom 19. April 1965 (als pdf):www.intel.com/research/silicon/moorespaper.pdf
Ralf Butscher
