Gordon E. Moore beeindruckt gern durch imposante Vergleiche. Zum Beispiel mit den Ameisen: Rund eine Billiarde – eine Zahl mit 15 Nullen – dieser Insekten, schätzen Biologen, leben auf der Erde. Auf jeden Menschen kommen also mehrere 100000 Ameisen. Noch etwa 100-mal so groß ist die Zahl der Transistoren, die alle Halbleiter-Hersteller weltweit pro Jahr produzieren, verriet der 75-jährige Gründer und Emeritus des in dieser Branche führenden Unternehmens Intel, letztes Jahr einem staunenden Publikum auf einer Fachkonferenz in San Francisco. Allein Intel hat 2003 im Schnitt mehr als 10 Milliarden Transistoren pro Minute ausgeliefert. Damit ist der jährliche Ausstoß an Transistoren gerade dabei, die Zahl der auf Papier gedruckten Buchstaben und Zeichen zu überholen.
Die aus dem Halbleiter-Material Silizium gefertigten Transistoren sind die wichtigsten Bestandteile von Mikroprozessoren – den winzigen elektronischen Rechenwerken, die sich in Computern, Handys, Digitalkameras und Haushaltsgeräten verbergen und dort die zum Betrieb der Geräte nötigen Rechenoperationen verrichten. Um den ständig wachsenden Hunger der menschlichen Zivilisation nach neuen technischen Anwendungen – und damit auch nach Rechenleistung – zu stillen, liefern sich die Halbleiter-Technologen einen atemberaubenden Wettlauf mit der Zeit. Die Devise: Immer kleiner, immer schneller, immer leistungsfähiger soll die Mikroelektronik werden – ohne ihre Leistung dabei teurer zu machen. Da die Power eines Mikroprozessors unmittelbar von der Zahl der in ihm steckenden Transistoren bestimmt wird, haben die Entwickler diese Zahl bei der ständigen Hatz nach Leistungssteigerung drastisch vergrößert: Während der erste Mikroprozessor, den Intel 1971 mit der Bezeichnung 4004 auf den Markt brachte, gerade mal 2300 Transistoren enthielt, drängeln sich auf den Chips der neuesten Generation rund 400 Millionen dieser elektronischen Bauelemente. 2005 soll erstmals die Marke von einer Milliarde Komponenten pro Chip geknackt werden.
Gleichzeitig fielen die Preise für die Mikroelektronik in den Keller: So musste man Mitte der sechziger Jahre fünf Dollar für die Herstellung eines Transistors kalkulieren. Heute kann man für diesen Betrag fast eine Milliarde Transistoren fertigen.
Der Name von Gordon E. Moore ist untrennbar verbunden mit dieser Entwicklung. Bereits vor 40 Jahren, zu einer Zeit, als Computer noch riesige Maschinen waren, die fast ausschließlich an Universitäten und vom Militär verwendet wurden und an deren Nutzen für den Rest der Menschheit selbst Experten zweifelten, prophezeite der Elektroingenieur, dass sich die Zahl der Transistoren pro Chip aller ein bis zwei Jahre verdoppeln würde – und zwar, ohne dass die Chips dadurch teurer werden würden. Er publizierte das im April 1965 in einem Beitrag für die Fachzeitschrift Electronics. „Dass sich meine Prognose so präzise erfüllen würde, hätte ich nie gedacht”, gesteht der Mikroelektronik-Pionier heute. Doch mit der Präzision eines Schweizer Uhrwerks gelang es den Herstellern von Prozessoren und Speicherchips in den letzten 40 Jahren, die Leistung ihrer Produkte stets exakt nach den Vorgaben des Moore’schen Gesetzes nach oben zu schrauben. Technische Hindernisse, die sich dieser Entwicklung in den Weg stellten, wurden rechtzeitig beiseite geräumt. Und ein Ende dieses Trends scheint nicht in Sicht.
Möglich macht die Leistungssteigerung nach dem Moore’schen Gesetz eine unentwegte Miniaturisierung der Transistoren und Schaltkreise auf den Mikrochips. Sie ist inzwischen so weit vorangeschritten, dass die Ausdehnung der Strukturen auf der neuesten Generation von Speichern und Prozessoren im Schnitt nur noch etwa 90 Nanometer (Millionstel Millimeter) beträgt – die elektronischen Komponenten sind damit ein Hundertstel so klein wie ein menschliches Haar dick ist.
Die Massenproduktion von Mikrochips der wegen ihrer typischen Strukturgröße so genannten 90-Nanometer-Generation läuft bei vielen Herstellern wie Intel, Infineon und STMicroelectronics (STM) gerade an. Die künftige Weiterentwicklung nach dem Moore’s chen Gesetz – wie sie ein internationaler Zusammenschluss von Halbleiter-Unternehmen in einer „Roadmap”, einer Art Fahrplan, festgelegt hat – reicht bis zum Jahr 2018, wenn die ersten Mikrochips der 18-Nanometer-Generation in Serienproduktion gehen sollen.
„Die maßgebliche Technologie für die Fertigung von Halbleiterchips – und damit der wichtigste Treiber für das Moore’s che Gesetz – ist die Lithographie”, sagt Peter J. Silverman, der bei Intel die Entwicklung eben dieser Fertigungstechnologie leitet. Mit Hilfe der Lithographie werden die für Funktion und Leistungsfähigkeit eines Mikrochips entscheidenden Muster der elektrischen Schaltkreise mit Hilfe von Licht auf einem Wafer, einer Scheibe aus reinem Silizium, erzeugt. „Dank der Nutzung von Licht mit immer kürzerer Wellenlänge nahm die Präzision der Lithographie-Technik in den letzten Jahrzehnten enorm zu”, erklärt Silverman. Inzwischen verwenden die Chip-Hersteller ultraviolettes Licht, das für das menschliche Auge gar nicht mehr sichtbar ist.
Die Wellenlänge, mit der die elektronischen Schaltkreise in das Silizium gezeichnet werden, bestimmt die Auflösung, das heißt, die Größe der kleinsten Strukturen, die mit Hilfe der Lithographie gerade noch erzeugt werden können. „Genauer gesagt ergibt sich die Auflösung nach einer von Ernst Abbe entwickelten Formel aus dem Quotienten von der Wellenlänge des Lichts und der numerischen Apertur”, präzisiert Dr. Christoph Kutter, Forschungsleiter bei Infineon. Die numerische Apertur wiederum ist bestimmt durch die Qualität der verwendeten Linsen und beträgt je nach Gerät etwa 0,7 bis 0,9. Damit sollten sich mit den derzeit verwendeten Lichtquellen, die UV-Licht mit 248 oder 193 Nanometer Wellenlänge liefern, nur Strukturen erzeugen lassen, die nicht kleiner sind als etwa 200 Nanometer. Dass die Chip-Hersteller es dennoch schaffen, deutlich kleinere Muster zu generieren, haben sie dem Einsatz diverser Tricks zu verdanken. Die erlauben es, quasi durch die Hintertür „die physikalischen Gesetze zu umgehen”, wie Gordon E. Moore es formuliert.
Einer dieser Tricks ist die Verwendung so genannter nichtlinearer Photolacke. Mit einem Photolack – einer lichtempfindlichen chemischen Substanz – wird das Material, das lithographisch strukturiert werden soll, vor der Belichtung überzogen, um an den gewünschten Stellen das abgebildete Muster freilegen zu können. Die besondere Eigenschaft eines nichtlinearen Lacks: Er bündelt den von den Linsen fokussierten Lichtstrahl zusätzlich und ermöglicht es so, Strukturen zu zeichnen, die kleiner sind, als es die Auflösung nach der Abbe’s chen Formel eigentlich zulässt. „Ein weiterer Kniff, um die Auflösung zu verbessern, ist die Nutzung so genannter Phasendreher-Masken”, sagt Infineon-Forschungschef Kutter. Die Maske enthält das Muster für die Struktur, die lithographisch verkleinert auf den Chip abgebildet werden soll. Bei einer Phasendreher-Maske durchläuft bei dieser Abbildung ein Teil des Lichts ein spezielles Material, das die Phase der Lichtwellen um 180 Grad dreht. Die Folge: Licht, das den Phasendreher durchlaufen hat, überlagert sich dem Licht mit nicht gedrehter Phase auf der Chipoberfläche so, dass sich die Strahlen in manchen Bereichen gegenseitig auslöschen. Das ermöglicht eine schärfere Trennung der Strukturdetails. Um die Tiefenschärfe bei der lithographischen Abbildung zu verbessern, arbeiten die Ingenieure mit so genannter Off-Axis-Belichtung.
„Mit der fortschreitenden Miniaturisierung werden solche Tricks immer wichtiger”, betont Dr. Franz Kreupl, der bei Infineon Nanoelektronik-Technologien erforscht. So kommen Phasendreher-Masken bei der Herstellung der jetzt in die Massenfertigung gehenden 90-Nanometer-Chips erstmals zum Einsatz. Bereits ab 2005 wollen einige Hersteller mit der Fertigung von Prozessoren mit Strukturen von 65 Nanometern Größe beginnen und dabei weiterhin Lichtquellen mit 193 Nanometer Wellenlänge zur Belichtung nutzen. Auch für die voraussichtlich ab 2007 anstehende 45-Nanometer-Chipgeneration will Intel diese Lithographie-Technik einsetzen. „Dann wird es wahrscheinlich nötig sein, durch Eintauchen der Belichtungsoptik in eine Flüssigkeit wie Wasser oder Öl die Auflösung zusätzlich zu steigern”, vermutet Kreupl. An der Entwicklung der Techniken für eine solche „immersive Lithographie” arbeiten etliche Forscher, zum Beispiel am Forschungszentrum IMEC im belgischen Leuven und beim Hersteller von Belichtungsanlagen ASML im niederländischen Eindhoven.
Das Problem ist die Empfindlichkeit der Lithographie: Jede Schwankung der Temperatur in der Flüssigkeit würde die abgebildeten Strukturen verzerren, und winzige Mikrobläschen könnten zu Abbildungsfehlern führen. IMEC-Wissenschaftler Robin Degraeve ist jedoch zuversichtlich, dass diese Schwierigkeiten in ein paar Jahren behoben sein werden.
Neben den Anforderungen, die das rasante Schrumpfen der Mikroelektronik an die Fertigungstechnik stellt, bereiten den Forschern und Entwicklern noch andere Probleme Kopfzerbrechen. „ In den extrem schmalen, stromleitenden Schichten treten Verlustströme auf, die das Schalten der Transistoren erschweren”, erklärt Livio Baldi, Forschungsdirektor beim französisch-italienischen Unternehmen STMicroelectronics. Das bedeutet: Auch durch einen ausgeschalteten Transistor, der den Stromfluss eigentlich unterbinden sollte, fließt stets ein geringer Strom. Dadurch verwischt sich der Unterschied im Spannungspegel der beiden Zustände „Aus” und „Ein” – in welchem Zustand sich der Transistor befindet, ist für die Elektronik oft nicht mehr zu erkennen. Zudem erhöhen die nutzlos im Material vagabundierenden Verlustströme den Energieverbrauch und erzeugen reichlich Wärme, die sich aus den winzigen elektrischen Schaltkreisen auf dem Chip nur mit Mühe nach außen abführen lässt.
„Um diese Engpässe zu überwinden, müssen neue Materialien und Architekturen eingeführt werden”, sagt Baldi. So soll in künftigen Chip-Generationen „gestrecktes Silizium” zum Einsatz kommen. Bei ihm wird an das gewöhnliche Silizium eine zusätzliche Schicht aus dem Mischkristall Silizium-Germanium angedockt, in dem die einzelnen Atome weiter voneinander entfernt angeordnet sind als in dem reinen Silizium-Kristall. Durch Bindungskräfte dort, wo die Silizium-Atome an das geräumigere Atomgitter des Silizium-Germaniums angrenzen, vergrößert sich aber auch im Silizium der mittlere Abstand zwischen den Atomen: Das Kristallgitter wird gespreizt. Die Folge: Der elektrische Widerstand nimmt um etwa ein Viertel ab – und damit sinken auch die Wärmeverluste. Maßgeblich entwickelt haben die Technologie des gestreckten Siliziums Forscher bei IBM. Bei der gerade anlaufenden Produktion von Mikrochips der 90-Nanometer-Generation bei Intel kommt sie erstmals zum Einsatz.
„Eine weitere Möglichkeit, um die Performance zu steigern, sind völlig neuartige dreidimensional geformte Transistoren”, sagt Infineon-Forscher Kreupl. Sie können sehr klein sein, ohne dass die Verlustströme deutlich steigen. Bis solche Bauelemente reif für den praktischen Einsatz sind, dürften aber noch etliche Jahre vergehen.
Einen ähnlichen Zeithorizont sieht Franz Kreupl bei einer anderen Technologie, die er mit seinem Team in München erforscht: bei so genannten Kohlenstoff-Nanotubes. Diese wenige Nanometer dicken röhrenförmigen Moleküle haben einige Eigenschaften, die sie als Werkstoff für die Mikroelektronik ideal machen: „Da der Transport von Elektronen in einem Nanotube ballistisch, also ohne den zum Beispiel in Silizium oder in Metallen üblichen Widerstand erfolgt, übertrifft ihre elektrische Leitfähigkeit die anderer Materialien um ein Vielfaches”, schwärmt Kreupl. Zudem sind die Gebilde aus Kohlenstoff extrem widerstandsfähig und können unbeschadet eine etwa 1000-mal so hohe Stromstärke aushalten wie ein gleich dicker Kupferdraht. Ein weiteres Plus: Nanotubes besitzen eine rund 15-mal so hohe Wärmeleitfähigkeit wie Kupfer – sie wären daher ideale „Kühlelemente”, um Verlustwärme rasch aus dem Mikrochip nach außen zu führen.
„Zunächst werden Kohlenstoff-Nanotubes anstelle der heute verwendeten Kupferleitungen als vertikale Verbindungsdrähte zwischen verschiedenen Schichten in Speichern und Prozessoren eingesetzt”, vermutet Kreupl. Prinzipiell lassen sie sich auch nutzen, um extrem kleine und leistungsfähige neuartige Transistoren zu bauen. Dass das technisch möglich ist, belegen Experimente von Forschern bei Infineon, die zeigten, dass sich die Nanotubes in heutige Silizium-Chips integrieren und mit deren übrigen Bauteilen verbinden lassen. „Allerdings werden neuartige Materialien wie Nanotubes oder organische Moleküle zunächst nur eine Ergänzung der herkömmlichen Siliziumtechnologie sein”, ist Kreupl überzeugt. „Einen kompletten Ersatz für das Silizium wird es in absehbarer Zeit nicht geben.”
Auch STM-Forscher Livio Baldi ist zuversichtlich, was die Zukunft der Siliziumtechnologie betrifft: „Es gibt dafür in den nächsten 10 bis 15 Jahren keine physikalische Grenze”, sagt er. Doch Grenzen tun sich anderswo auf: bei den rasant steigenden Investitionskosten, um die Miniaturisierung der Mikroelektronik nach dem Moore’schen Gesetz fortzuführen. So errichtete STM in Catania auf Sizilien eine neue Chip-Fabrik, in der ab dem Herbst 2004 vor allem Speicherchips der neuesten Bauart vom Band laufen sollen. Kosten der Anlage: über 2,5 Milliarden Euro. Ähnlich teuer kommt Intel eine neue Fabrik im irischen Leixlip zu stehen, wo in diesem Sommer die Fertigung von Mikroprozessoren der neuesten Generation anlaufen soll. Vor 20 Jahren war eine Chip-Fabrik noch für knapp 100 Millionen Euro zu haben, bis zum Jahr 2010 dagegen dürften die Kosten auf rund 10 Milliarden Euro steigen. Preistreiber sind vor allem die immer aufwendigeren Geräte für die Lithographie.
Bislang können die Unternehmen die steigenden Kosten noch durch neue Produktionstechniken auffangen. So werden in einigen neuen Fabriken seit kurzem „Pizza-Wafer” für die Fertigung der Mikrochips benutzt: Silizium-Scheiben mit einem Durchmesser von 300 Millimetern, die im Vergleich zu den bislang verwendeten 200-Millimeter-Wafern bei kaum höheren Fixkosten einen fast zweieinhalbmal so hohen Ausstoß an Chips erlauben. Dennoch wird die Luft allmählich dünner, und einige kleinere Unternehmen können den Aufwand, um am Ball zu bleiben, kaum noch bringen. Vielleicht werden also schließlich nicht technologische Probleme, sondern wirtschaftliche Zwänge dem Moore’schen Gesetz ein Ende machen.
KOMPAKT
• Bei der neuen Generation von Mikroprozessoren drängeln sich rund 400 Millionen Transistoren auf einer Fläche von der Größe einer Cent-Münze. • Wegen der extrem aufwendigen technischen Ausrüstung steigen die Kosten für den Bau von Chipfabriken in astronomische Höhen. • Kohlenstoff-Nanoröhrchen könnten als Verbindungsdrähte oder Transistor-Bauteile schon bald die heutige Silizium-Technologie ergänzen.
Ralf Butscher
